我們經(jīng)常使用到的總線根據(jù)數(shù)據(jù)傳輸方式的不同,，可以分為并行總線和串行總線,。

并行總線是數(shù)字電路中早也是普遍采用的總線結(jié)構(gòu),。在這種總線上，數(shù)據(jù)線,、地址線,、控制線等都是并行傳輸，比如要傳輸8位的數(shù)據(jù)寬度,，就需要8根數(shù)據(jù)信號線同時傳輸,；如果要傳輸32位的數(shù)據(jù)寬度，就需要32根數(shù)據(jù)信號線同時傳輸,。除了數(shù)據(jù)線以外,，如果要尋址比較大的地址空間，還需要很多根地址線的組合來不同的地址空間,。圖1.7是一個典型的微處理器的并行總線的工作時序，其中包含了1根時鐘線,、16根數(shù)據(jù)線,、16根地址線以及一些讀寫控制信號。 模擬信號和數(shù)字信號的差異,；西藏電氣性能測試數(shù)字信號測試

采用串行總線以后,，就單根線來說，由于上面要傳輸原來多根線傳輸?shù)臄?shù)據(jù),，所以其工作速率一般要比相應(yīng)的并行總線高很多,。比如以前計算機上的擴展槽上使用的PCI總線采用并行32位的數(shù)據(jù)線，每根數(shù)據(jù)線上的數(shù)據(jù)傳輸速率是33Mbps,演變到PCle(PCI-express)的串行版本后每根線上的數(shù)據(jù)速率至少是2.5Gbps(PCIel.0代標準),現(xiàn)在PCIe的數(shù)據(jù)速率已經(jīng)達到了16Gbps(PCIe4.0代標準)或32Gbps(PCIe5.0代標準),。采用串行總線的另一個好處是在提高數(shù)據(jù)傳輸速率的同時節(jié)省了布線空間,，芯片的功耗也降低了，所以在現(xiàn)代的電子設(shè)備中,，當(dāng)需要進行高速數(shù)據(jù)傳輸時,，使用串行總線的越來越多。

數(shù)據(jù)速率提高以后,，對于阻抗匹配,、線路損耗和抖動的要求就更高，稍不注意就很容易產(chǎn)生信號質(zhì)量的問題。圖1.10是一個典型的1Gbps的信號從發(fā)送端經(jīng)過芯片封裝,、PCB,、連接器、背板傳輸?shù)浇邮斩说男盘柭窂?，可以看到在發(fā)送端的接近理想的0,、1跳變的數(shù)字信號到達接收端后由于高頻損耗、反射等的影響,，信號波形已經(jīng)變得非常惡劣,，所以串行總線的設(shè)計對于數(shù)字電路工程師來說是一個很大的挑戰(zhàn)。 中國臺灣數(shù)字信號測試故障數(shù)字信號的帶寬（Bandwidth）;

數(shù)字信號的建立/保持時間(Setup/HoldTime)

不論數(shù)字信號的上升沿是陡還是緩,，在信號跳變時總會有一段過渡時間處于邏輯判決閾值的上限和下限之間,，從而造成邏輯的不確定狀態(tài)。更糟糕的是,，通常的數(shù)字信號都不只一路,，可能是多路信號一起傳輸來一些邏輯和功能狀態(tài)。這些多路信號之間由于電氣特性的不完全一致以及PCB走線路徑長短的不同,，在到達其接收端時會存在不同的時延,，時延的不同會進一步增加邏輯狀態(tài)的不確定性。

由于我們感興趣的邏輯狀態(tài)通常是信號電平穩(wěn)定以后的狀態(tài)而不是跳變時所的狀態(tài),，所以現(xiàn)在大部分數(shù)字電路采用同步電路,，即系統(tǒng)中有一個統(tǒng)一的工作時鐘對信號進行采樣。如圖1.5所示,，雖然信號在跳變過程中可能會有不確定的邏輯狀態(tài),，但是若我們只在時鐘CLK的上升沿對信號進行判決采樣，則得到的就是穩(wěn)定的邏輯狀態(tài),。

 采用AC耦合方式的另一個好處是收發(fā)端在做互連時不用太考慮直流偏置點的互相影響,， 互連變得非常簡單，對于熱插拔的支持能力也更好,。

(3)有利于信號校驗,。很多高速信號在進行傳輸時為了保證傳輸?shù)目煽啃裕獙邮?到的信號進行檢查以確認收到的信號是否正確,。在8b/10bit編碼表中,，原始的8bit數(shù)據(jù)總 共有256個組合，即使考慮到每個Byte有正負兩個10bit編碼,，也只需要用到512個10bit 的組合,。而10bit的數(shù)據(jù)總共可以有1024個組合，因此有大約一半的10bit組合是無效的 數(shù)據(jù),，接收端一旦收到這樣的無效組合就可以判決數(shù)據(jù)無效,。另外,，前面介紹過數(shù)據(jù)在傳輸 過程中要保證直流平衡， 一旦接收端收到的數(shù)據(jù)中發(fā)現(xiàn)違反直流平衡的規(guī)則,，也可以判決數(shù) 據(jù)無效,。因此采用8b/10b編碼以后數(shù)據(jù)本身就可以提供一定的信號校驗功能。需要注意的是,，這種校驗不是足夠可靠,，因為理論上還是可能會有幾個bit在傳輸中發(fā)生了錯誤，但 是結(jié)果仍然符合8b/10b編碼規(guī)則和直流平衡原則,。因此,，很多使用8b/10b編碼的總線還 會在上層協(xié)議上再做相應(yīng)的CRC校驗(循環(huán)冗余校驗)。 傳統(tǒng)的數(shù)字信號帶寬計算,；

高速數(shù)字接口與光電測試

看起來我們好像找到了解決問題的方法,，但是，在真實情況下,，理想窄的脈沖或者無限 陡的階躍信號是不存在的,，不僅難以產(chǎn)生而且精度不好控制，所以在實際測試中更多使用正 弦波進行測試得到頻域響應(yīng),，并通過相應(yīng)的物理層測試系統(tǒng)軟件進行頻域到時域的轉(zhuǎn)換以 得到時域響應(yīng),。相比其他信號，正弦波更容易產(chǎn)生,，同時其頻率和幅度精度更容易控制,。矢 量網(wǎng)絡(luò)分析儀(Vector Network Analyzer,VNA)可以在高達幾十GHz 的頻率范圍內(nèi)通過  正弦波掃頻的方式精確測量傳輸通道對不同頻率的反射和傳輸特性，動態(tài)范圍可以達到 100dB以上,，所以在現(xiàn)代高速數(shù)字信號質(zhì)量的分析中,，會借助高性能的矢量網(wǎng)絡(luò)分析儀對高 速傳輸通道的特性進行測量。矢量網(wǎng)絡(luò)分析儀測到的一段差分傳輸線的通道損 耗及根據(jù)這個測量結(jié)果分析出的信號眼圖,。
數(shù)字通信的帶寬表征為：bit的傳輸速率；西藏電氣性能測試數(shù)字信號測試

數(shù)字信號是由“0”和“1”,。西藏電氣性能測試數(shù)字信號測試

數(shù)字信號的均衡(Equalization)

前面介紹了預(yù)加重或者去加重技術(shù)對于克服傳輸通道損耗,、改善高速數(shù)字信號接收端信號質(zhì)量的作用，但是當(dāng)信號速率進一步提高或者傳輸距離更長時,，**在發(fā)送端已不能充分補償傳輸通道帶來的損耗,，這時就需要在接收端同時使用均衡技術(shù)來進一步改善信號質(zhì)量。所謂均衡,，是在數(shù)字信號的接收端進行的一種補償高頻損耗的技術(shù),。常見的信號均衡技術(shù)有3種：CTLE(ContinuousTimeLinearEqualization)、FFE(FeedForwardEqualization)和DFE(DecisionFeedbackEqualization).CTLE是在接收端提供一個高通濾波器,，這個高通濾波器可以對信號中的主要高頻分量進行放大,，這一點和發(fā)送端的預(yù)加重技術(shù)帶來的效果是類似的,。有些速率比較高的總線，為了適應(yīng)不同鏈路長度損耗的影響,，還支持多擋不同增益的CTLE均衡器,。圖1.35是PCle5.0總線在接收端使用的CTLE均衡器的頻響曲線的例子。 西藏電氣性能測試數(shù)字信號測試