是用矢量網(wǎng)絡(luò)分析儀進行鏈路標定的典型連接,，具體的標定步驟非常多,，在PCIe4.0 Phy Test Specification文檔里有詳細描述,，這里不做展開,。

在硬件連接完成,、測試碼型切換正確后,，就可以對信號進行捕獲和信號質(zhì)量分析,。正式 的信號質(zhì)量分析之前還需要注意的是：為了把傳輸通道對信號的惡化以及均衡器對信號的 改善效果都考慮進去,，PCIe3.0及之后標準的測試中對其發(fā)送端眼圖、抖動等測試的參考點 從發(fā)送端轉(zhuǎn)移到了接收端,。也就是說,，測試中需要把傳輸通道對信號的惡化的影響以及均 衡器對信號的改善影響都考慮進去。 PCI Express物理層接口(PIPE),；PCI-E測試多端口矩陣測試

對于PCIe來說,，由于長鏈路時的損耗很大，因此接收端的裕量很小,。為了掌握實際工 作環(huán)境下芯片內(nèi)部實際接收到的信號質(zhì)量,，在PCIe3.0時代，有些芯片廠商會用自己內(nèi)置 的工具來掃描接收到的信號質(zhì)量,，但這個功能不是強制的,。到了PCIe4.0標準中，規(guī)范把 接收端的信號質(zhì)量掃描功能作為強制要求,，正式名稱是Lane Margin(鏈路裕量)功能,。 簡單的Lane Margin功能的實現(xiàn)是在芯片內(nèi)部進行二維的誤碼率掃描，即通過調(diào)整水平方 向的采樣點時刻以及垂直方向的信號判決閾值,，PCI-E測試多端口矩陣測試走pcie通道的M.2接口必定是支持NVME協(xié)議的嗎,？

PCIe4.0的測試項目PCIe相關(guān)設(shè)備的測試項目主要參考PCI-SIG發(fā)布的ComplianceTestGuide(一致性測試指南),。在PCIe3.0的測試指南中，規(guī)定需要進行的測試項目及其目的如下(參考資料：PCIe3.0ComplianceTestGuide):·ElectricalTesting(電氣特性測試):用于檢查主板以及插卡發(fā)射機和接收機的電氣性能,?！onfigurationTesting(配置測試):用于檢查PCIe設(shè)備的配置空間?！inkProtocolTesting(鏈路協(xié)議測試):用于檢查設(shè)備的鏈路層協(xié)議行為,。

PCIe4.0的測試夾具和測試碼型要進行PCIe的主板或者插卡信號的一致性測試(即信號電氣質(zhì)量測試),首先需要使用PCIe協(xié)會提供的夾具把被測信號引出。PCIe的夾具由PCI-SIG定義和銷售,，主要分為CBB(ComplianceBaseBoard)和CLB(ComplianceLoadBoard),。對于發(fā)送端信號質(zhì)量測試來說，CBB用于插卡的測試,，CLB用于主板的測試,；但是在接收容限測試中，由于需要把誤碼儀輸出的信號通過夾具連接示波器做校準,，所以無論是主板還是插卡的測試,，CBB和CLB都需要用到。pcie物理層面檢測,pcie時序測試,；

校準完成后,，在進行正式測試前，很重要的一點就是要能夠設(shè)置被測件進入環(huán)回模式,。 雖然調(diào)試時也可能會借助芯片廠商提供的工具設(shè)置環(huán)回,，但標準的測試方法還是要基于鏈  路協(xié)商和通信進行被測件環(huán)回模式的設(shè)置。傳統(tǒng)的誤碼儀不具有對于PCle協(xié)議理解的功  能,，只能盲發(fā)訓(xùn)練序列,，這樣的缺點是由于沒有經(jīng)過正常的鏈路協(xié)商，可能會無法把被測件  設(shè)置成正確的狀態(tài)?，F(xiàn)在一些新型的誤碼儀平臺已經(jīng)集成了PCIe的鏈路協(xié)商功能,，能夠  真正和被測件進行訓(xùn)練序列的溝通，除了可以有效地把被測件設(shè)置成正確的環(huán)回狀態(tài),，還可  以和對端被測設(shè)備進行預(yù)加重和均衡的鏈路溝通,。所有帶pcie物理插槽的主板都可以插固態(tài)硬盤用么？假如能的話插上可以改成引導(dǎo)系統(tǒng)的盤么,？PCI-E測試多端口矩陣測試

PCI-E測試和協(xié)議調(diào)試,；PCI-E測試多端口矩陣測試

·TransactionProtocolTesting(傳輸協(xié)議測試):用于檢查設(shè)備傳輸層的協(xié)議行為?！latformBIOSTesting(平臺BIOS測試):用于檢查主板BIOS識別和配置PCIe外設(shè)的能力,。對于PCIe4.0來說，針對之前發(fā)現(xiàn)的問題以及新增的特性，替換或增加了以下測試項目·InteroperabilityTesting(互操作性測試):用于檢查主板和插卡是否能夠訓(xùn)練成雙方都支持的比較高速率和比較大位寬(Re-timer要和插卡一起測試),?！aneMargining(鏈路裕量測試):用于檢查接收端的鏈路裕量掃描功能。其中,，針對電氣特性測試,，又有專門的物理層測試規(guī)范，用于規(guī)定具體的測試項目和測試方法,。表4.2是針對PCIe4.0的主板或插卡需要進行的物理層測試項目,其中灰色背景的測試項目都涉及鏈路協(xié)商功能,。PCI-E測試多端口矩陣測試