DDR 規(guī)范的 DC 和 AC 特性

眾所周知,，對(duì)于任何一種接口規(guī)范的設(shè)計(jì),，首先要搞清楚系統(tǒng)中傳輸?shù)氖鞘裁礃拥男盘?hào),，也就是驅(qū)動(dòng)器能發(fā)出什么樣的信號(hào),，接收器能接受和判別什么樣的信號(hào)，用術(shù)語講,，就是信號(hào)的DC和AC特性要求,。

在DDR規(guī)范文件JEDEC79R的TABLE6:ELECTRICALCHARACTERISTICSANDDOOPERATINGCONDITIONS」中對(duì)DDR的DC有明確要求:VCC=+2.5v+0.2V，Vref=+1.25V+0.05VVTT=Vref+0.04V.

在我們的實(shí)際設(shè)計(jì)中,，除了要精確設(shè)計(jì)供電電源模塊之外,，還需要對(duì)整個(gè)電源系統(tǒng)進(jìn)行PI仿真，而這是高速系統(tǒng)設(shè)計(jì)中另一個(gè)需要考慮的問題,，在這里我們先不討論它,，暫時(shí)認(rèn)為系統(tǒng)能夠提供穩(wěn)定的供電電源。 DDR3內(nèi)存的一致性測(cè)試包括哪些內(nèi)容？信息化DDR3測(cè)試執(zhí)行標(biāo)準(zhǔn)

"DDRx"是一個(gè)通用的術(shù)語,，用于表示多種類型的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器（DRAM）標(biāo)準(zhǔn),，包括DDR2、DDR3和DDR4等,。這里的"x"可以是任意一個(gè)數(shù)字,，了不同的DDR代數(shù)。每一代的DDR標(biāo)準(zhǔn)在速度,、帶寬,、電氣特性等方面都有所不同，以適應(yīng)不斷增長(zhǎng)的計(jì)算需求和技術(shù)發(fā)展,。下面是一些常見的DDR標(biāo)準(zhǔn)：DDR2：DDR2是第二代DDR技術(shù),，相比于DDR，它具有更高的頻率和帶寬,，以及更低的功耗,。DDR2還引入了一些新的技術(shù)和功能，如多通道架構(gòu)和前瞻性預(yù)充電（prefetch）,。DDR3：DDR3是第三代DDR技術(shù),，進(jìn)一步提高了頻率和帶寬，并降低了功耗,。DDR3內(nèi)存模塊具有更高的密度和容量,，可以支持更多的內(nèi)存。DDR4：DDR4是第四代DDR技術(shù),，具有更高的頻率和帶寬,，較低的電壓和更高的密度。DDR4內(nèi)存模塊相對(duì)于之前的DDR3模塊來說,，能夠提供更大的容量和更高的性能,。每一代的DDR標(biāo)準(zhǔn)都會(huì)有自己的規(guī)范和時(shí)序要求，以確保DDR內(nèi)存模塊的正常工作和兼容性,。DDR技術(shù)在計(jì)算機(jī)系統(tǒng),、服務(wù)器、嵌入式設(shè)備等領(lǐng)域廣泛應(yīng)用,，能夠提供快速和高效的數(shù)據(jù)訪問和處理能力,。江蘇DDR3測(cè)試系列是否可以使用可編程讀寫狀態(tài)寄存器（SPD）來執(zhí)行DDR3一致性測(cè)試？

單擊NetCouplingSummary,出現(xiàn)耦合總結(jié)表格,，包括網(wǎng)絡(luò)序號(hào),、網(wǎng)絡(luò)名稱,、比較大干擾源網(wǎng)絡(luò),、比較大耦合系數(shù)、比較大耦合系數(shù)所占走線長(zhǎng)度百分比、耦合系數(shù)大于0.05的走線 長(zhǎng)度百分比,、耦合系數(shù)為0.01?0.05的走線長(zhǎng)度百分比,、總耦合參考值。

單擊Impedance Plot (Collapsed),查看所有網(wǎng)絡(luò)的走線阻抗彩圖,。注意,，在彩圖 上方有一排工具欄，通過下拉按鈕可以選擇查看不同的網(wǎng)絡(luò)組,，選擇不同的接收端器件,，選 擇查看單端線還是差分線。雙擊Plot±的任何線段,，對(duì)應(yīng)的走線會(huì)以之前定義的顏色(白色) 在Layout窗口中高亮顯示,。

還可以給這個(gè)Bus設(shè)置一個(gè)容易區(qū)分的名字，例如把這個(gè)Byte改為ByteO,這樣就把 DQ0-DQ7, DM和DQS, DQS與Clock的總線關(guān)系設(shè)置好了,。

重復(fù)以上操作,，依次創(chuàng)建：DQ8?DQ15、DM1信號(hào),；DQS1/NDQS1選通和時(shí)鐘 CK/NCK的第2個(gè)字節(jié)Bytel,包括DQ16?DQ23,、DM2信號(hào)；DQS2/NDQS2選通和時(shí)鐘 CK/NCK的第3個(gè)字節(jié)Byte2,包括DQ24?DQ31,、DM3信號(hào),；DQS3/NDQS3選通和時(shí)鐘 CK/NCK的第4個(gè)字節(jié)Byte3。

開始創(chuàng)建地址,、命令和控制信號(hào),，以及時(shí)鐘信號(hào)的時(shí)序關(guān)系。因?yàn)闆]有多個(gè)Rank, 所以本例將把地址命令信號(hào)和控制信號(hào)合并仿真分析,。操作和步驟2大同小異,，首先新建一 個(gè)Bus,在Signal Names下選中所有的地址、命令和控制信號(hào),，在Timing Ref下選中CK/NCK （注意,，不要與一列的Clock混淆，Clock列只對(duì)應(yīng)Strobe信號(hào)）,，在Bus Type下拉框中 選擇AddCmd,在Edge Type下拉框中選擇RiseEdge,將Bus Gro叩的名字改為AddCmdo,。 什么是DDR3內(nèi)存的一致性問題？

在接下來的Setup NG Wizard窗口中選擇要參與仿真的信號(hào)網(wǎng)絡(luò),，為這些信號(hào)網(wǎng)絡(luò)分組并定義單個(gè)或者多個(gè)網(wǎng)絡(luò)組,。選擇網(wǎng)絡(luò)DDR1_DMO.3、DDR1_DQO.31,、DDR1_DQSO.3,、 DDRl_NDQS0-3,并用鼠標(biāo)右鍵單擊Assign interface菜單項(xiàng),，定義接口名稱為Data,

設(shè)置完成后，岀現(xiàn)Setup NG wizard: NG pre-view page窗口,，顯示網(wǎng)絡(luò)組的信息,，如圖 1-137所示。單擊Finish按鈕,，網(wǎng)絡(luò)組設(shè)置完成,。

單擊設(shè)置走線檢查參數(shù)(Setup Trace Check Parameters),在彈出的窗口中做以下設(shè) 置：勾選阻抗和耦合系數(shù)檢查兩個(gè)選項(xiàng)；設(shè)置走線耦合百分比為1%,，上升時(shí)間為lOOps,；選 擇對(duì)網(wǎng)絡(luò)組做走線檢查(Check by NetGroup)；設(shè)置交互高亮顯示顏色為白色,。 DDR3一致性測(cè)試是否可以檢測(cè)出硬件故障,？HDMI測(cè)試DDR3測(cè)試保養(yǎng)

DDR3一致性測(cè)試期間是否會(huì)對(duì)數(shù)據(jù)完整性產(chǎn)生影響？信息化DDR3測(cè)試執(zhí)行標(biāo)準(zhǔn)

單擊View Topology按鈕進(jìn)入SigXplorer拓?fù)渚庉嫮h(huán)境,，可以按前面161節(jié)反射 中的實(shí)驗(yàn)所學(xué)習(xí)的操作去編輯拓?fù)溥M(jìn)行分析,。也可以單擊Waveforms..按鈕去直接進(jìn)行反射和 串?dāng)_的布線后仿真。

在提取出來的拓?fù)渲?，設(shè)置Controller的輸出激勵(lì)為Pulse,然后在菜單Analyze- Preferences..界面中設(shè)置Pulse頻率等參數(shù),，

單擊OK按鈕退出參數(shù)設(shè)置窗口，單擊工具欄中的Signal Simulate進(jìn)行仿真分析,，

在波形顯示界面里,，只打開器件U104 (近端顆粒)管腳上的差分波形進(jìn)行查看, 可以看到，差分時(shí)鐘波形邊沿正常,，有一些反射,。

原始設(shè)計(jì)沒有接終端的電阻端接。在電路拓?fù)渲袑⒔K端匹配的上拉電阻電容等電路 刪除,，再次仿真,，只打開器件U104 (近端顆粒)管腳上的差分波形進(jìn)行查看，可以看到,， 時(shí)鐘信號(hào)完全不能工作,。 信息化DDR3測(cè)試執(zhí)行標(biāo)準(zhǔn)