走線阻抗/耦合檢查

走線阻抗/耦合檢查流程在PowerSI和SPEED2000中都有,，流程也是一樣的,。本例通過(guò) Allegro Sigrity SI 啟動(dòng) Trace Impedance/Coupling Check,自動(dòng)調(diào)用 PowerSI 的流程,。下面通過(guò)實(shí)例來(lái)介紹走線阻抗/耦合檢查的方法,。

啟動(dòng) Allegro Sigrity SI,打開(kāi) DDR_Case_C,。單擊菜單 AnalyzeTrace Impedance/Coupling Check,在彈出的 SPDLINK Xnet Selection 窗口 中單擊 OK 按鈕,。整個(gè).brd 文件將被轉(zhuǎn)換成.spd文件，并自動(dòng)在PowerSI軟件界面中打開(kāi),。 是否可以使用多個(gè)軟件工具來(lái)執(zhí)行DDR3一致性測(cè)試,？多端口矩陣測(cè)試DDR3測(cè)試市場(chǎng)價(jià)

高速DDRx總線概述

DDR SDRAM 全稱為 Double Data Rate Synchronous Dynamic Random Access Memory? 中 文名可理解為“雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器”。DDR SDRAM是在原單倍速率SDR SDRAM 的基礎(chǔ)上改進(jìn)而來(lái)的,，嚴(yán)格地說(shuō)DDR應(yīng)該叫作DDR SDRAM,人們習(xí)慣稱之為DDR,。

DDRx發(fā)展簡(jiǎn)介

代DDR （通常稱為DDR1）接口規(guī)范于2000年由JEDEC組織 發(fā)布。DDR經(jīng)過(guò)幾代的發(fā)展,，現(xiàn)在市面上主要流行DDR3,而的DDR4規(guī)范也巳經(jīng)發(fā) 布,，甚至出現(xiàn)了部分DDR4的產(chǎn)品。Cadence的系統(tǒng)仿真工具SystemSI也支持DDR4的仿真 分析了,。 陜西DDR3測(cè)試DDR測(cè)試是否可以使用可編程讀寫(xiě)狀態(tài)寄存器（SPD）來(lái)執(zhí)行DDR3一致性測(cè)試,？

可以通過(guò)AllegroSigritySI仿真軟件來(lái)仿真CLK信號(hào)。

(1)產(chǎn)品選擇：從產(chǎn)品菜單中選擇AllegroSigritySI產(chǎn)品,。

(2)在產(chǎn)品選擇界面選項(xiàng)中選擇AllegroSigritySI(forboard),。

(3)在AllegroSigritySI界面中打開(kāi)DDR_文件。

(4)選擇菜單Setup-*Crosssection..,設(shè)置電路板層疊參數(shù),。

將DDRController和Memory器件的IBIS模型和文件放在當(dāng)前DDR_文件的同一目錄下,，這樣，工具會(huì)自動(dòng)?xùn)苏业侥夸浵碌钠骷Ｐ汀?

在接下來(lái)的Setup NG Wizard窗口中選擇要參與仿真的信號(hào)網(wǎng)絡(luò),，為這些信號(hào)網(wǎng)絡(luò)分組并定義單個(gè)或者多個(gè)網(wǎng)絡(luò)組,。選擇網(wǎng)絡(luò)DDR1_DMO.3、DDR1_DQO.31,、DDR1_DQSO.3,、 DDRl_NDQS0-3,并用鼠標(biāo)右鍵單擊Assign interface菜單項(xiàng)，定義接口名稱為Data,

設(shè)置完成后,，岀現(xiàn)Setup NG wizard: NG pre-view page窗口,，顯示網(wǎng)絡(luò)組的信息，如圖 1-137所示,。單擊Finish按鈕，網(wǎng)絡(luò)組設(shè)置完成,。

單擊設(shè)置走線檢查參數(shù)(Setup Trace Check Parameters),在彈出的窗口中做以下設(shè) 置：勾選阻抗和耦合系數(shù)檢查兩個(gè)選項(xiàng)；設(shè)置走線耦合百分比為1%,，上升時(shí)間為lOOps；選 擇對(duì)網(wǎng)絡(luò)組做走線檢查(Check by NetGroup)；設(shè)置交互高亮顯示顏色為白色,。 DDR3內(nèi)存的一致性測(cè)試是否會(huì)降低內(nèi)存模塊的壽命,？

單擊View Topology按鈕進(jìn)入SigXplorer拓?fù)渚庉嫮h(huán)境,，可以按前面161節(jié)反射 中的實(shí)驗(yàn)所學(xué)習(xí)的操作去編輯拓?fù)溥M(jìn)行分析。也可以單擊Waveforms..按鈕去直接進(jìn)行反射和 串?dāng)_的布線后仿真,。

在提取出來(lái)的拓?fù)渲?，設(shè)置Controller的輸出激勵(lì)為Pulse,然后在菜單Analyze- Preferences..界面中設(shè)置Pulse頻率等參數(shù),，

單擊OK按鈕退出參數(shù)設(shè)置窗口,，單擊工具欄中的Signal Simulate進(jìn)行仿真分析,，

在波形顯示界面里，只打開(kāi)器件U104 (近端顆粒)管腳上的差分波形進(jìn)行查看, 可以看到,，差分時(shí)鐘波形邊沿正常,，有一些反射,。

原始設(shè)計(jì)沒(méi)有接終端的電阻端接,。在電路拓?fù)渲袑⒔K端匹配的上拉電阻電容等電路 刪除，再次仿真,，只打開(kāi)器件U104 (近端顆粒)管腳上的差分波形進(jìn)行查看,，可以看到， 時(shí)鐘信號(hào)完全不能工作,。 DDR3一致性測(cè)試是否可以修復(fù)一致性問(wèn)題,？山西智能化多端口矩陣測(cè)試DDR3測(cè)試

DDR3一致性測(cè)試期間是否會(huì)對(duì)數(shù)據(jù)完整性產(chǎn)生影響？多端口矩陣測(cè)試DDR3測(cè)試市場(chǎng)價(jià)

至此,，DDR3控制器端各信號(hào)間的總線關(guān)系創(chuàng)建完畢,。單擊OK按鈕,，在彈出的提示窗 口中選擇Copy,這會(huì)將以上總線設(shè)置信息作為SystemSI能識(shí)別的注釋，連同原始IBIS文件 保存為一個(gè)新的IBIS文件,。如果不希望生成新的IBIS文件,，則也可以選擇Updateo

設(shè)置合適的 OnDie Parasitics 和 Package Parasiticso 在本例中,。nDie Parasitics 選擇 None, Package Parasitics使用Pin RLC封裝模型,。單擊OK按鈕保存并退出控制器端的設(shè)置。

On-Die Parasitics在仿真非理想電源地時(shí)影響很大,，特別是On-Die Capacitor,需要根據(jù) 實(shí)際情況正確設(shè)定,。因?yàn)閷?shí)際的IBIS模型和模板自帶的IBIS模型管腳不同，所以退出控制器 設(shè)置窗口后,，Controller和PCB模塊間的連接線會(huì)顯示紅叉,，表明這兩個(gè)模塊間連接有問(wèn)題， 暫時(shí)不管,，等所有模型設(shè)置完成后再重新連接,。 多端口矩陣測(cè)試DDR3測(cè)試市場(chǎng)價(jià)