單擊View Topology按鈕進(jìn)入SigXplorer拓?fù)渚庉嫮h(huán)境,，可以按前面161節(jié)反射 中的實(shí)驗所學(xué)習(xí)的操作去編輯拓?fù)溥M(jìn)行分析,。也可以單擊Waveforms..按鈕去直接進(jìn)行反射和 串?dāng)_的布線后仿真。

在提取出來的拓?fù)渲?，設(shè)置Controller的輸出激勵為Pulse,然后在菜單Analyze- Preferences..界面中設(shè)置Pulse頻率等參數(shù),，

單擊OK按鈕退出參數(shù)設(shè)置窗口，單擊工具欄中的Signal Simulate進(jìn)行仿真分析,，

在波形顯示界面里,，只打開器件U104 (近端顆粒)管腳上的差分波形進(jìn)行查看, 可以看到，差分時鐘波形邊沿正常,，有一些反射,。

原始設(shè)計沒有接終端的電阻端接。在電路拓?fù)渲袑⒔K端匹配的上拉電阻電容等電路 刪除,，再次仿真,，只打開器件U104 (近端顆粒)管腳上的差分波形進(jìn)行查看，可以看到,， 時鐘信號完全不能工作,。 如何監(jiān)控DDR3內(nèi)存模塊的溫度進(jìn)行一致性測試？自動化DDR3測試銷售

· 相關(guān)器件的應(yīng)用手冊,，ApplicationNote：在這個文檔中,，廠家一般會提出一些設(shè)計建議，甚至參考設(shè)計,，有時該文檔也會作為器件手冊的一部分出現(xiàn)在器件手冊文檔中,。但是在資料的搜集和準(zhǔn)備中，要注意這些信息是否齊備,。

· 參考設(shè)計,，ReferenceDesign：對于比較復(fù)雜的器件，廠商一般會提供一些參考設(shè)計,，以幫助使用者盡快實(shí)現(xiàn)解決方案,。有些廠商甚至?xí)苯犹峁┰韴D，用戶可以根據(jù)自己的需求進(jìn)行更改。

· IBIS 文件：這個對高速設(shè)計而言是必需的,，獲得的方法前面已經(jīng)講過,。 自動化DDR3測試銷售是否可以使用多個軟件工具來執(zhí)行DDR3內(nèi)存的一致性測試？

DDR信號的DC和AC特性要求之后,，不知道有什么發(fā)現(xiàn)沒有?對于一般信號而言,，DC和AC特性所要求(或限制)的就是信號的電平大小問題。但是在DDR中的AC特性規(guī)范中,，我們可以注意一下,，其Overshoot和Undershoot指向的位置，到底代表什么含義?有些讀者可能已經(jīng)發(fā)現(xiàn),，是沒有辦法從這個指示當(dāng)中獲得準(zhǔn)確的電壓值的,。這是因為，在DDR中,，信號的AC特性所要求的不再是具體的電壓值,，而是一個電源和時間的積分值。影面積所示的大小,，而申壓和時間的積分值,，就是能量!因此，對于DDR信號而言,，其AC特性中所要求的不再是具體的電壓幅值大小,，而是能量的大小!這一點(diǎn)是不同于任何一個其他信號體制的，而且能量信號這個特性,，會延續(xù)在所有的DDRx系統(tǒng)當(dāng)中,，我們會在DDR2和DDR3的信號體制中，更加深刻地感覺到能量信號對于DDRx系統(tǒng)含義,。當(dāng)然,，除了能量的累積不能超過AC規(guī)范外，比較大的電壓值和小的電壓值一樣也不能超過極限,，否則,，無需能量累積，足夠高的電壓就可以一次擊穿器件,。

至此,，DDR3控制器端各信號間的總線關(guān)系創(chuàng)建完畢。單擊OK按鈕,，在彈出的提示窗 口中選擇Copy,這會將以上總線設(shè)置信息作為SystemSI能識別的注釋,，連同原始IBIS文件 保存為一個新的IBIS文件。如果不希望生成新的IBIS文件,，則也可以選擇Updateo

設(shè)置合適的 OnDie Parasitics 和 Package Parasiticso 在本例中,。nDie Parasitics 選擇 None, Package Parasitics使用Pin RLC封裝模型。單擊OK按鈕保存并退出控制器端的設(shè)置。

On-Die Parasitics在仿真非理想電源地時影響很大,，特別是On-Die Capacitor,需要根據(jù) 實(shí)際情況正確設(shè)定,。因為實(shí)際的IBIS模型和模板自帶的IBIS模型管腳不同，所以退出控制器 設(shè)置窗口后,，Controller和PCB模塊間的連接線會顯示紅叉,，表明這兩個模塊間連接有問題， 暫時不管,，等所有模型設(shè)置完成后再重新連接,。 是否可以使用多個軟件工具來執(zhí)行DDR3一致性測試？

LPDDR2 (低功耗 DDR2) : LPDDR2 釆用 HSUL_12 接口,，I/O 口工作電壓為 1.2V；時 鐘信號頻率為166?533MHz,；數(shù)據(jù)和命令地址(CA)信號速率333?1066Mbps,并分別通過 差分選通信號和時鐘信號的雙沿釆樣,；控制信號速率為166?533Mbps,通過時鐘信號上升沿 采樣；一般用于板載(Memory?down)設(shè)計,，信號通常為點(diǎn)對點(diǎn)或樹形拓?fù)?，沒有ODT功能。

LPDDR3 0氐功耗DDR3) : LPDDR3同樣釆用HSUL_12接口,，I/O 口工作電壓為1.2V,； 時鐘信號頻率為667?1066MHz；數(shù)據(jù)和命令地址(CA)信號速率為1333?2133Mbps,分別 通過差分選通信號和時鐘信號的雙沿釆樣,；控制信號速率為667?1066Mbps,通過時鐘上升 沿釆樣,；一般用于板載設(shè)計，數(shù)據(jù)信號一般為點(diǎn)對點(diǎn)拓?fù)?，命令地址和控制信號一般也釆?Fly-by走線,，有些情況下可以使用樹形走線；數(shù)據(jù)和選通信號支持ODT功能,；也支持使用 Write Leveling功能調(diào)整時鐘和選通信號間的延時偏移,。 如果DDR3一致性測試失敗，是否需要更換整組內(nèi)存模塊,？自動化DDR3測試銷售

DDR3內(nèi)存的一致性測試包括哪些內(nèi)容,？自動化DDR3測試銷售

DDR4： DDR4釆用POD12接口，I/O 口工作電壓為1.2V,；時鐘信號頻率為800?1600MHz,； 數(shù)據(jù)信號速率為1600?3200Mbps；數(shù)據(jù)命令和控制信號速率為800?1600Mbps,。DDR4的時 鐘,、地址、命令和控制信號使用Fly-by拓?fù)渥呔€；數(shù)據(jù)和選通信號依舊使用點(diǎn)對點(diǎn)或樹形拓 撲,，并支持動態(tài)ODT功能,；也支持Write Leveling功能。

綜上所述,，DDR1和DDR2的數(shù)據(jù)和地址等信號都釆用對稱的樹形拓?fù)?；DDR3和DDR4的數(shù)據(jù)信號也延用點(diǎn)對點(diǎn)或樹形拓?fù)洹Ｉ壍紻DR2后,，為了改進(jìn)信號質(zhì)量,，在芯片內(nèi)為所有數(shù)據(jù)和選通信號設(shè)計了片上終端電阻ODT(OnDieTermination)，并為優(yōu)化時序提供了差分的選通信號,。DDR3速率更快,，時序裕量更小，選通信號只釆用差分信號,。 自動化DDR3測試銷售