在物理層方面,，PCIe總線采用多對高速串行的差分信號進(jìn)行雙向高速傳輸，每對差分  線上的信號速率可以是第1代的2 . 5Gbps,、第2代的5Gbps,、第3代的8Gbps、第4代的  16Gbps,、第5代的32Gbps,其典型連接方式有金手指連接,、背板連接、芯片直接互連以及電  纜連接等,。根據(jù)不同的總線帶寬需求,，其常用的連接位寬可以選擇x1、x4,、x8,、x16等。如  果采用×16連接以及第5代的32Gbps速率,，理論上可以支持約128GBps的雙向總線帶寬,。 另外，2019年P(guān)CI-SIG宣布采用PAM-4技術(shù),，單Lane數(shù)據(jù)速率達(dá)到64Gbps的第6代標(biāo)  準(zhǔn)規(guī)范也在討論過程中,。列出了PCIe每一代技術(shù)發(fā)展在物理層方面的主要變化。為什么沒有PCIE轉(zhuǎn)DP或hdmi,？湖北PCI-E測試信號完整性測試

由于每對數(shù)據(jù)線和參考時(shí)鐘都是差分的,，所以主  板的測試需要同時(shí)占用4個(gè)示波器通道，也就是在進(jìn)行PCIe4.0的主板測試時(shí)示波器能夠  4個(gè)通道同時(shí)工作且達(dá)到25GHz帶寬,。而對于插卡的測試來說,，只需要把差分的數(shù)據(jù)通道  引入示波器進(jìn)行測試就可以了，示波器能夠2個(gè)通道同時(shí)工作并達(dá)到25GHz帶寬即可,。 12展示了典型PCIe4.0的發(fā)射機(jī)信號質(zhì)量測試環(huán)境,。無論是對于發(fā)射機(jī)測試，還是對于后面要介紹到的接收機(jī)容限測試來說,，在PCIe4.0 的TX端和RX端的測試中,，都需要用到ISI板。ISI板上的Trace線有幾十對,，每相鄰線對 間的插損相差0.5dB左右,。由于測試中用戶使用的電纜、連接器的插損都可能會不一致， 所以需要通過配合合適的ISI線對,，使得ISI板上的Trace線加上測試電纜,、測試夾具、轉(zhuǎn)接  頭等模擬出來的整個(gè)測試鏈路的插損滿足測試要求,。比如,，對于插卡的測試來說，對應(yīng)的主  板上的比較大鏈路損耗為20dB,所以ISI板上模擬的走線加上測試夾具,、連接器,、轉(zhuǎn)接頭、測  試電纜等的損耗應(yīng)該為15dB(另外5dB的主板上芯片的封裝損耗通過分析軟件進(jìn)行模擬),。 為了滿足這個(gè)要求,，比較好的方法是使用矢量網(wǎng)絡(luò)分析儀(VNA)事先進(jìn)行鏈路標(biāo)定。自動(dòng)化PCI-E測試DDR測試為什么PCI-E3.0的夾具和PCI-E2.0的不一樣,？

克勞德高速數(shù)字信號測試實(shí)驗(yàn)室致敬信息論創(chuàng)始人克勞德·艾爾伍德·香農(nóng),，以成為高數(shù)信號傳輸測試界的帶頭者為奮斗目標(biāo)?？藙诘赂咚贁?shù)字信號測試實(shí)驗(yàn)室重心團(tuán)隊(duì)成員從業(yè)測試領(lǐng)域10年以上,。實(shí)驗(yàn)室配套KEYSIGHT/TEK主流系列示波器、誤碼儀,、協(xié)議分析儀,、矢量網(wǎng)絡(luò)分析儀及附件，使用PCIE/USB-IF/WILDER等行業(yè)指定品牌夾具,。堅(jiān)持以專業(yè)的技術(shù)人員,，嚴(yán)格按照行業(yè)測試規(guī)范，配備高性能的權(quán)能測試設(shè)備,，提供給客戶更精細(xì)更權(quán)能的全方面的專業(yè)服務(wù),。克勞德高速數(shù)字信號測試實(shí)驗(yàn)室提供具深度的專業(yè)知識及一系列認(rèn)證測試,、預(yù)認(rèn)證測試及錯(cuò)誤排除信號完整性測試,、多端口矩陣測試,、HDMI測試,、USB測試，PCI-E測試等方面測試服務(wù),。

當(dāng)鏈路速率不斷提升時(shí),，給接收端留的信號裕量會越來越小。比如PCIe4.0的規(guī)范中 定義,，信號經(jīng)過物理鏈路傳輸?shù)竭_(dá)接收端,，并經(jīng)均衡器調(diào)整以后的小眼高允許15mV,  小眼寬允許18.75ps,而PCIe5.0規(guī)范中允許的接收端小眼寬更是不到10ps。在這么小  的鏈路裕量下,，必須仔細(xì)調(diào)整預(yù)加重和均衡器的設(shè)置才能得到比較好的誤碼率結(jié)果,。但是,，預(yù)  加重和均衡器的組合也越來越多。比如PCIe4.0中發(fā)送端有11種Preset(預(yù)加重的預(yù)設(shè)模  式),而接收端的均衡器允許CTLE在-6～ - 12dB范圍內(nèi)以1dB的分辨率調(diào)整,，并且允許  2階DFE分別在±30mV和±20mV范圍內(nèi)調(diào)整,。綜合考慮以上因素，實(shí)際情況下的預(yù)加  重和均衡器參數(shù)的組合可以達(dá)幾千種,。PCIE 3.0的發(fā)射機(jī)物理層測試,；

PCle5.0接收端CILE均衡器的頻率響應(yīng)PCIe5.0的主板和插卡的測試方法與PCIe4.0也是類似，都需要通過CLB或者CBB的測試夾具把被測信號引出接入示波器進(jìn)行發(fā)送信號質(zhì)量測試,，并通過誤碼儀的配合進(jìn)行LinkEQ和接收端容限的測試,。但是具體細(xì)節(jié)和要求上又有所區(qū)別，下面將從發(fā)送端和接收端測試方面分別進(jìn)行描述,。

PCIe5.0發(fā)送端信號質(zhì)量及LinkEQ測試PCIe5.0的數(shù)據(jù)速率高達(dá)32Gbps,因此信號邊沿更陡,。對于PCIe5.0芯片的信號測試，協(xié)會建議的測試用的示波器帶寬要高達(dá)50GHz,。對于主板和插卡來說,，由于測試點(diǎn)是在連接器的金手指處，信號經(jīng)過PCB傳輸后邊沿會變緩一些,，所以信號質(zhì)量測試規(guī)定的示波器帶寬為33GHz,。但是，在接收端容限測試中,，由于需要用示波器對誤碼儀直接輸出的比較快邊沿的信號做幅度和預(yù)加重校準(zhǔn),，所以校準(zhǔn)用的示波器帶寬還是會用到50GHz。 一種PCIE通道帶寬的測試方法;自動(dòng)化PCI-E測試DDR測試

PCI-E X16,PCI-E 2.0,PCI-E 3.0插口區(qū)別是什么,？湖北PCI-E測試信號完整性測試

綜上所述,，PCIe4.0的信號測試需要25GHz帶寬的示波器,，根據(jù)被測件的不同可能會 同時(shí)用到2個(gè)或4個(gè)測試通道,。對于芯片的測試需要用戶自己設(shè)計(jì)測試板,；對于主板或者  插卡的測試來說,，測試夾具的Trace選擇,、測試碼型的切換都比前代總線變得更加復(fù)雜了,；

在數(shù)據(jù)分析時(shí)除了要嵌入芯片封裝的線路模型以外,，還要把均衡器對信號的改善也考慮進(jìn) 去,。PCIe協(xié)會提供的SigTest軟件和示波器廠商提供的自動(dòng)測試軟件都可以為PCle4. 0的測試提供很好的幫助,。 湖北PCI-E測試信號完整性測試