采用前向時(shí)鐘的總線(xiàn)因?yàn)橛袑?zhuān)門(mén)的時(shí)鐘通路,，不需要再對(duì)數(shù)據(jù)進(jìn)行編解碼，所以總線(xiàn)效率一般都比較高,。還有一個(gè)優(yōu)點(diǎn)是線(xiàn)路噪聲和抖動(dòng)對(duì)于時(shí)鐘和數(shù)據(jù)線(xiàn)的影響基本是一樣的(因?yàn)樽呔€(xiàn)通常都在一起),所以對(duì)系統(tǒng)的影響可以消除到小,。

嵌入式時(shí)鐘的電路對(duì)于線(xiàn)路上的高頻抖動(dòng)非常敏感，而采用前向時(shí)鐘的電路對(duì)高頻抖動(dòng)的敏感度就相對(duì)小得多,。前向時(shí)鐘總線(xiàn)典型的數(shù)據(jù)速率在500Mbps～12Gbps.

在前向時(shí)鐘的拓?fù)淇偩€(xiàn)中,，時(shí)鐘速率通常是數(shù)據(jù)速率的一半(也有采用1/4速率、1/10或其他速率的),數(shù)據(jù)在上下邊沿都采樣,，也就是通常所說(shuō)的DDR方式,。使用DDR采樣的好處是時(shí)鐘線(xiàn)和數(shù)據(jù)線(xiàn)在設(shè)計(jì)上需要的帶寬是一樣的，任何設(shè)計(jì)上的局限性(比如傳輸線(xiàn)的衰減特性)對(duì)于時(shí)鐘和數(shù)據(jù)線(xiàn)的影響是一樣的,。

前向時(shí)鐘在一些關(guān)注效率,、實(shí)時(shí)性，同時(shí)需要高吞吐量的總線(xiàn)上應(yīng)用比較,，比如DDR總線(xiàn),、GDDR總線(xiàn)、HDMI總線(xiàn)、Intel公司CPU互連的QPI/UPI總線(xiàn)等,。 數(shù)字信號(hào)處理的解決方案,；中國(guó)澳門(mén)測(cè)量數(shù)字信號(hào)測(cè)試

可以插入控制字符。在10bit數(shù)據(jù)可以表示的1024個(gè)組合中,，除了512個(gè)組合用 于對(duì)應(yīng)原始的8bit數(shù)據(jù)以及一些不太好的組合(這樣信號(hào)里有太長(zhǎng)的 連續(xù)0或者1,而且明顯0,、1的數(shù)量不平衡)以外，還有一些很特殊的組合,。這些特殊的組 合可以用來(lái)在數(shù)據(jù)傳輸過(guò)程中作為控制字符插入,。這些控制字符不對(duì)應(yīng)特定的 8bit數(shù)據(jù)，但是在有些總線(xiàn)應(yīng)用里可以一些特殊的含義,。比如K28.5碼型,，其特殊的 碼型組合可以幫助接收端更容易判別接收到的連續(xù)的10bit數(shù)據(jù)流的符號(hào)邊界，所以在一 些總線(xiàn)的初始化階段或數(shù)據(jù)包的包頭都會(huì)進(jìn)行發(fā)送,。還有一些特殊的符號(hào)用于進(jìn)行鏈路訓(xùn) 練,、標(biāo)記不同的數(shù)據(jù)包類(lèi)型、進(jìn)行收發(fā)端的時(shí)鐘速率匹配等,。中國(guó)澳門(mén)測(cè)量數(shù)字信號(hào)測(cè)試數(shù)字信號(hào)抖動(dòng)的成因（Root Cause of Jitter）;

要想得到零邊沿時(shí)間的理想方波,，理論上是需要無(wú)窮大頻率的頻率分量。如果比較高只考慮到某個(gè)頻率點(diǎn)處的頻率分量,，則來(lái)出的時(shí)域波形邊沿時(shí)間會(huì)蛻化,，會(huì)使得邊沿時(shí)間增大。例如,，一個(gè)頻率為500MHz的理想方波,，其5次諧波分量是2500M,如果把5次諧波以?xún)?nèi)所有分量成時(shí)域信號(hào)，貝U其邊沿時(shí)間大概是0.35/2500M=0.14ns,即140ps,。

我們可以把數(shù)字信號(hào)假設(shè)為一個(gè)時(shí)間軸上無(wú)窮的梯形波的周期信號(hào),，它的傅里葉變換

對(duì)應(yīng)于每個(gè)頻率點(diǎn)的正弦波的幅度，我們可以勾勒出虛線(xiàn)所示的頻譜包絡(luò)線(xiàn),， 可以看到它有兩個(gè)轉(zhuǎn)折頻率分別對(duì)應(yīng)1/材和1/”（刁是半周期,，。是邊沿時(shí)間）

從1/叫轉(zhuǎn)折頻率開(kāi)始,，頻譜的諧波分量是按I/?下降的,，也就是-40dB/dec （-40分貝每 十倍頻，即每增大十倍頻率,，諧波分量減小100倍）,。可以看到相對(duì)于理想方波,，從這個(gè)頻 率開(kāi)始,，信號(hào)的諧波分量大大減小,。

對(duì)于典型的3.3V的低電壓TTL(LVTTL)信號(hào)來(lái)說(shuō)，判決閾值的下限是0.8V,判決閾 值的上限是2.0V,。正是由于判決閾值的存在,，使得數(shù)字信號(hào)相對(duì)于模擬信號(hào)來(lái)說(shuō)有更高的 可靠性和抗噪聲的能力。比如對(duì)于3.3V的LVTTL信號(hào)來(lái)說(shuō),，當(dāng)信號(hào)輸出電壓為0V時(shí),， 只要噪聲或者干擾的幅度不超過(guò)0.8V,就不會(huì)把邏輯狀態(tài)由0誤判為1;同樣，當(dāng)信號(hào)輸出  電壓為3.3V時(shí),，只要噪聲或者干擾的幅度不會(huì)使信號(hào)電壓低于2.0V,就不會(huì)把邏輯狀態(tài)  由1誤判為0,。

從上面的例子可以看到，數(shù)字信號(hào)抗噪聲和干擾的能力是比較強(qiáng)的,。但也需要注意,，這 個(gè)“強(qiáng)”是相對(duì)的，如果噪聲或干擾的影響使得信號(hào)的電壓超出了其正常邏輯的判決區(qū)間,，數(shù)字信號(hào)也仍然有可能產(chǎn)生錯(cuò)誤的數(shù)據(jù)傳輸,。在許多場(chǎng)合，我們對(duì)數(shù)字信號(hào)質(zhì)量進(jìn)行分析和 測(cè)試的基本目的就是要保證其信號(hào)電平在進(jìn)行采樣時(shí)滿(mǎn)足基本的邏輯判決條件,。 數(shù)字信號(hào)處理技術(shù)經(jīng)過(guò)幾十年的發(fā)展已經(jīng)相當(dāng)成熟,，目前在很多領(lǐng)域都有著寬敞的應(yīng)用。

為了提高串行數(shù)據(jù)傳輸?shù)目煽啃?，現(xiàn)在很多更高速率的數(shù)字接口采用對(duì)數(shù)據(jù)進(jìn)行編碼后再做并/串轉(zhuǎn)換的方式。編碼的方式有很多,，如8b/9b編碼,、8b/10b編碼、64b/66b編碼,、128b/130b編碼等,，下面以當(dāng)下流行的ANSI8b/10b編碼為例進(jìn)行介紹。

在ANSI8b/10b編碼方式中,，8bit的數(shù)據(jù)先通過(guò)相應(yīng)的編碼規(guī)則轉(zhuǎn)換成10bit的數(shù)據(jù),，再進(jìn)行并/串轉(zhuǎn)換；接收端收到信號(hào)后先把串行數(shù)據(jù)進(jìn)行串/并轉(zhuǎn)換得到10bit的數(shù)據(jù),，再通過(guò)10bit到8bit的解碼得到原始傳輸?shù)?bit數(shù)據(jù),。因此，如果發(fā)送端并行側(cè)的數(shù)據(jù)速率是8bit×100Mbps,通過(guò)8b/10b編碼和并/串轉(zhuǎn)換后的串行側(cè)的數(shù)據(jù)速率就是1bit×1Gbps,。8b/10b編碼方法早由IBM發(fā)明,，后來(lái)成為ANSI標(biāo)準(zhǔn)的一部分(ANSIX3.230-1994,clause11),并在通信和計(jì)算機(jī)總線(xiàn)上廣泛應(yīng)用。表1.1是ANSI8b/10b編碼表的一部分,，以數(shù)據(jù)0x00為例,， 數(shù)字信號(hào)的波形分析（Waveform Analysis）;重慶數(shù)字信號(hào)測(cè)試銷(xiāo)售廠

數(shù)字信號(hào)是一種信號(hào)與自變量和因變量的分散,。變量通常用整數(shù)表示的，而因變量的數(shù)量有限的數(shù)字表示,。中國(guó)澳門(mén)測(cè)量數(shù)字信號(hào)測(cè)試

數(shù)據(jù)經(jīng)過(guò)8b/10b編碼后有以下優(yōu)點(diǎn)：

(1)有足夠多的跳變沿,，可以從數(shù)據(jù)中進(jìn)行時(shí)鐘恢復(fù)。正常傳輸?shù)臄?shù)據(jù)中可能會(huì)有比較長(zhǎng)的連續(xù)的0或者連續(xù)的1,而進(jìn)行完8b/10b編碼后,，其編碼規(guī)則保證了編碼后的數(shù)據(jù)流中不會(huì)出現(xiàn)超過(guò)5個(gè)連續(xù)的0或1,信號(hào)中會(huì)出現(xiàn)足夠多的跳變沿,，因此可以采用嵌入式的時(shí)鐘方式，即接收端可以從數(shù)據(jù)流中通過(guò)PLL電路直接恢復(fù)時(shí)鐘,，不需要專(zhuān)門(mén)的時(shí)鐘傳輸通道,。

(2)直流平衡，可以采用AC耦合方式,。經(jīng)過(guò)編碼后數(shù)據(jù)中不會(huì)出現(xiàn)連續(xù)的0或者1, 但還是有可能在某個(gè)時(shí)間段內(nèi)0或者1的數(shù)量偏多一些,。從上面的編碼表中我們可以看 到，同一個(gè)Byte對(duì)應(yīng)有正,、負(fù)兩組10bit的編碼,， 一個(gè)編碼中1的數(shù)量多一些，另一個(gè)編碼中 0 的數(shù)量多一些,。數(shù)據(jù)在對(duì)當(dāng)前的Byte進(jìn)行8b/10b編碼傳輸時(shí),，會(huì)根據(jù)前面歷史傳輸?shù)?數(shù)據(jù)中正負(fù)bit的數(shù)量來(lái)選擇使用哪一組編碼，從而可以保證總線(xiàn)上正負(fù)bit的數(shù)量在任何 時(shí)刻基本都是平衡的,，也就是直流點(diǎn)不會(huì)發(fā)生大的變化,。直流點(diǎn)平衡以后，在信號(hào)傳輸?shù)穆?徑上我們就可以采用AC耦合方式(常用的方法是在發(fā)送端或接收端串接隔直電容),這  樣信號(hào)對(duì)于收發(fā)端的地電平變化和共模噪聲的抵抗能力進(jìn)一步增強(qiáng),，可以傳輸更遠(yuǎn)的距離,。 中國(guó)澳門(mén)測(cè)量數(shù)字信號(hào)測(cè)試