(9)PCle4.0上電階段的鏈路協(xié)商過程會(huì)先協(xié)商到8Gbps,成功后再協(xié)商到16Gbps;(10)PCIe4.0中除了支持傳統(tǒng)的收發(fā)端共參考時(shí)鐘模式,，還提供了收發(fā)端采用參考時(shí)鐘模式的支持,。通過各種信號(hào)處理技術(shù)的結(jié)合,，PCIe組織總算實(shí)現(xiàn)了在兼容現(xiàn)有的FR-4板材和接插  件的基礎(chǔ)上,，每一代更新都提供比前代高一倍的有效數(shù)據(jù)傳輸速率,。但同時(shí)收/發(fā)芯片會(huì)變  得更加復(fù)雜，系統(tǒng)設(shè)計(jì)的難度也更大,。如何保證PCIe總線工作的可靠性和很好的兼容性， 就成為設(shè)計(jì)和測試人員面臨的嚴(yán)峻挑戰(zhàn)。pcie 有幾種類型,哪個(gè)速度快?校準(zhǔn)PCI-E測試方案

·TransactionProtocolTesting(傳輸協(xié)議測試):用于檢查設(shè)備傳輸層的協(xié)議行為,。·PlatformBIOSTesting(平臺(tái)BIOS測試):用于檢查主板BIOS識(shí)別和配置PCIe外設(shè)的能力,。對(duì)于PCIe4.0來說,，針對(duì)之前發(fā)現(xiàn)的問題以及新增的特性,，替換或增加了以下測試項(xiàng)目·InteroperabilityTesting(互操作性測試):用于檢查主板和插卡是否能夠訓(xùn)練成雙方都支持的比較高速率和比較大位寬(Re-timer要和插卡一起測試),。·LaneMargining(鏈路裕量測試):用于檢查接收端的鏈路裕量掃描功能,。其中，針對(duì)電氣特性測試,，又有專門的物理層測試規(guī)范,，用于規(guī)定具體的測試項(xiàng)目和測試方法,。表4.2是針對(duì)PCIe4.0的主板或插卡需要進(jìn)行的物理層測試項(xiàng)目,其中灰色背景的測試項(xiàng)目都涉及鏈路協(xié)商功能,。校準(zhǔn)PCI-E測試方案我的被測件不是標(biāo)準(zhǔn)的PCI-E插槽金手指的接口,，怎么進(jìn)行PCI-E的測試,？

并根據(jù)不同位置處的誤碼率繪制出類似眼圖的分布圖,，這個(gè)分布圖與很多誤碼儀中眼圖掃描功能的實(shí)現(xiàn)原理類似。雖然和示波器實(shí) 際測試到的眼圖從實(shí)現(xiàn)原理和精度上都有一定差異，但由于內(nèi)置在接收芯片內(nèi)部,，在實(shí)際環(huán) 境下使用和調(diào)試都比較方便,。PCIe4.0規(guī)范中對(duì)于Lane Margin掃描的水平步長分辨率,、 垂直步長分辨率,、樣點(diǎn)和誤碼數(shù)統(tǒng)計(jì)等都做了一些規(guī)定和要求,。Synopsys公司展 示的16Gbps信號(hào)Lane Margin掃描的示例,?？藙诘赂咚贁?shù)字信號(hào)測試實(shí)驗(yàn)室

PCIe4.0的測試夾具和測試碼型要進(jìn)行PCIe的主板或者插卡信號(hào)的一致性測試(即信號(hào)電氣質(zhì)量測試),首先需要使用PCIe協(xié)會(huì)提供的夾具把被測信號(hào)引出,。PCIe的夾具由PCI-SIG定義和銷售，主要分為CBB(ComplianceBaseBoard)和CLB(ComplianceLoadBoard),。對(duì)于發(fā)送端信號(hào)質(zhì)量測試來說,，CBB用于插卡的測試,，CLB用于主板的測試,；但是在接收容限測試中，由于需要把誤碼儀輸出的信號(hào)通過夾具連接示波器做校準(zhǔn),，所以無論是主板還是插卡的測試,，CBB和CLB都需要用到,。PCI-e體系的拓?fù)浣Y(jié)構(gòu);

如前所述，在PCle4.0的主板和插卡測試中,，PCB,、接插件等傳輸通道的影響是通過測 試夾具進(jìn)行模擬并且需要慎重選擇ISI板上的測試通道，而對(duì)端接收芯片封裝對(duì)信號(hào)的影 響是通過軟件的S參數(shù)嵌入進(jìn)行模擬的,。測試過程中需要用示波器軟件或者PCI-SIG提 供的測試軟件把這個(gè)S參數(shù)文件的影響加到被測波形上。

PCIe4.0信號(hào)質(zhì)量分析可以采用兩種方法： 一種是使用PCI-SIG提供的Sigtest軟件 做手動(dòng)分析,，另一種是使用示波器廠商提供的軟件進(jìn)行自動(dòng)測試,。 PCIE3.0和PCIE4.0應(yīng)該如何選擇？校準(zhǔn)PCI-E測試方案

走pcie通道的M.2接口必定是支持NVME協(xié)議的嗎,？校準(zhǔn)PCI-E測試方案

校準(zhǔn)完成后,，在進(jìn)行正式測試前，很重要的一點(diǎn)就是要能夠設(shè)置被測件進(jìn)入環(huán)回模式,。 雖然調(diào)試時(shí)也可能會(huì)借助芯片廠商提供的工具設(shè)置環(huán)回,，但標(biāo)準(zhǔn)的測試方法還是要基于鏈  路協(xié)商和通信進(jìn)行被測件環(huán)回模式的設(shè)置。傳統(tǒng)的誤碼儀不具有對(duì)于PCle協(xié)議理解的功  能,，只能盲發(fā)訓(xùn)練序列,，這樣的缺點(diǎn)是由于沒有經(jīng)過正常的鏈路協(xié)商，可能會(huì)無法把被測件  設(shè)置成正確的狀態(tài)?，F(xiàn)在一些新型的誤碼儀平臺(tái)已經(jīng)集成了PCIe的鏈路協(xié)商功能,，能夠  真正和被測件進(jìn)行訓(xùn)練序列的溝通，除了可以有效地把被測件設(shè)置成正確的環(huán)回狀態(tài),，還可  以和對(duì)端被測設(shè)備進(jìn)行預(yù)加重和均衡的鏈路溝通,。校準(zhǔn)PCI-E測試方案