這么多的組合是不可能完全通過人工設(shè)置和調(diào)整  的，必須有一定的機(jī)制能夠根據(jù)實(shí)際鏈路的損耗,、串?dāng)_、反射差異以及溫度和環(huán)境變化進(jìn)行  自動(dòng)的參數(shù)設(shè)置和調(diào)整，這就是鏈路均衡的動(dòng)態(tài)協(xié)商,。動(dòng)態(tài)的鏈路協(xié)商在PCIe3.0規(guī)范中  就有定義,，但早期的芯片并沒有普遍采用,；在PCIe4.0規(guī)范中,，這個(gè)要求是強(qiáng)制的，而且很  多測試項(xiàng)目直接與鏈路協(xié)商功能相關(guān),，如果支持不好則無法通過一致性測試,。圖4.7是  PCIe的鏈路狀態(tài)機(jī)，從設(shè)備上電開始,，需要經(jīng)過一系列過程才能進(jìn)入L0的正常工作狀態(tài),。 其中在Configuration階段會(huì)進(jìn)行簡單的速率和位寬協(xié)商，而在Recovery階段則會(huì)進(jìn)行更  加復(fù)雜的發(fā)送端預(yù)加重和接收端均衡的調(diào)整和協(xié)商,。PCIE 5.0,，速率翻倍vs性能優(yōu)化,；湖北PCI-E測試代理商

需要注意的是，每一代CBB和CLB的設(shè)計(jì)都不太一樣,，特別是CBB的 變化比較大,，所以測試中需要加以注意。圖4.10是支持PCIe4.0測試的夾具套件,，主要包括1塊CBB4測試夾具,、2塊分別支持x1/x16位寬和x4/x8位寬的CLB4測試夾具、1塊可 變ISI的測試夾具,。在測試中,，CBB4用于插卡的TX測試以及主板RX測試中的校準(zhǔn)； CLB4用于主板TX的測試以及插卡RX測試中的校準(zhǔn),；可變ISI的測試夾具是PCIe4 .0中 新增加的,，無論是哪種測試，ISI板都是需要的,。引入可變ISI測試夾具的原因是在PCIe4.0 的測試規(guī)范中,，要求通過硬件通道的方式插入傳輸通道的影響，用于模擬實(shí)際主板或插卡上 PCB走線,、過孔以及連接器造成的損耗,。湖北PCI-E測試代理商PCI-e 3.0簡介及信號(hào)和協(xié)議測試方法；

綜上所述,，PCIe4.0的信號(hào)測試需要25GHz帶寬的示波器,，根據(jù)被測件的不同可能會(huì) 同時(shí)用到2個(gè)或4個(gè)測試通道。對于芯片的測試需要用戶自己設(shè)計(jì)測試板,；對于主板或者  插卡的測試來說,，測試夾具的Trace選擇,、測試碼型的切換都比前代總線變得更加復(fù)雜了；

在數(shù)據(jù)分析時(shí)除了要嵌入芯片封裝的線路模型以外,，還要把均衡器對信號(hào)的改善也考慮進(jìn) 去,。PCIe協(xié)會(huì)提供的SigTest軟件和示波器廠商提供的自動(dòng)測試軟件都可以為PCle4. 0的測試提供很好的幫助。

·項(xiàng)目2.6Add-inCardLaneMarginingat16GT/s:驗(yàn)證插卡能通過LaneMargining功能反映接收到的信號(hào)質(zhì)量,，針對16Gbps速率,。·項(xiàng)目2.7SystemBoardTransmitterSignalQuality:驗(yàn)證主板發(fā)送信號(hào)質(zhì)量,，針對2.5Gbps,、5Gbps、8Gbps,、16Gbps速率,。·項(xiàng)目2.8SystemBoardTransmitterPresetTest:驗(yàn)證插卡發(fā)送信號(hào)的Preset值是否正確,，針對8Gbps和16Gbps速率,。·項(xiàng)目2.9SystemBoardTransmitterLinkEqualizationResponseTest:驗(yàn)證插卡對于鏈路協(xié)商的響應(yīng)時(shí)間,，針對8Gbps和16Gbps速率,。·項(xiàng)目2.10SystemLaneMarginingat16GT/s:驗(yàn)證主板能通過LaneMargining功能反映接收到的信號(hào)質(zhì)量,，針對16Gbps速率,。·項(xiàng)目2.11AddinCardReceiverLinkEqualizationTest:驗(yàn)證插卡在壓力信號(hào)下的接收機(jī)性能及誤碼率,，要求可以和對端進(jìn)行鏈路協(xié)商并相應(yīng)調(diào)整對端的預(yù)加重,，針對8Gbps和16Gbps速率。被測件發(fā)不出標(biāo)準(zhǔn)的PCI-E的一致性測試碼型,，為什么,？

當(dāng)被測件進(jìn)入環(huán)回模式并且誤碼儀發(fā)出壓力眼圖的信號(hào)后，被測件應(yīng)該會(huì)把其從RX 端收到的數(shù)據(jù)再通過TX端發(fā)送出去送回誤碼儀,，誤碼儀通過比較誤碼來判斷數(shù)據(jù)是否被  正確接收,，測試通過的標(biāo)準(zhǔn)是要求誤碼率小于1.0×10- 12。 19是用高性能誤碼儀進(jìn)  行PCIe4.0的插卡接收的實(shí)際環(huán)境,。在這款誤碼儀中內(nèi)置了時(shí)鐘恢復(fù)電路,、預(yù)加重模塊、 參考時(shí)鐘倍頻,、信號(hào)均衡電路等,，非常適合速率高、要求復(fù)雜的場合。在接收端容限測試中,， 可調(diào)ISI板上Trace線的選擇也非常重要,。如果選擇的鏈路不合適，可能需要非常長的時(shí)  間進(jìn)行Stress Eye的計(jì)算和鏈路調(diào)整,，甚至無法完成校準(zhǔn)和測試,。 一般建議事先用VNA  標(biāo)定和選擇好鏈路，這樣校準(zhǔn)過程會(huì)快很多,，測試結(jié)果也會(huì)更加準(zhǔn)確,。所以，在PCIe4.0的  測試中,，無論是發(fā)送端測試還是接收端測試,，都比較好有矢量網(wǎng)絡(luò)分析儀配合進(jìn)行ISI通道  選擇。我的被測件不是標(biāo)準(zhǔn)的PCI-E插槽金手指的接口,，怎么進(jìn)行PCI-E的測試,？湖北PCI-E測試代理商

PCI-E 3.0測試接收端的變化；湖北PCI-E測試代理商

相應(yīng)地,，在CC模式下參考時(shí)鐘的 抖動(dòng)測試中,，也會(huì)要求測試軟件能夠很好地模擬發(fā)送端和接收端抖動(dòng)傳遞函數(shù)的影響。而 在IR模式下,，主板和插卡可以采用不同的參考時(shí)鐘,，可以為一些特殊的不太方便進(jìn)行參考 時(shí)鐘傳遞的應(yīng)用場景(比如通過Cable連接時(shí))提供便利,，但由于收發(fā)端參考時(shí)鐘不同源,，所 以對于收發(fā)端的設(shè)計(jì)難度要大一些(比如Buffer深度以及時(shí)鐘頻差調(diào)整機(jī)制)。IR模式下 用戶可以根據(jù)需要在參考時(shí)鐘以及PLL的抖動(dòng)之間做一些折中和平衡,，保證*終的發(fā)射機(jī) 抖動(dòng)指標(biāo)即可,。圖4.9是PCIe4.0規(guī)范參考時(shí)鐘時(shí)的時(shí)鐘架構(gòu)，以及不同速率下對于 芯片Refclk抖動(dòng)的要求,。湖北PCI-E測試代理商