CTLE均衡器可以比較好地補(bǔ)償傳輸通道的線性損耗，但是對(duì)于一些非線性因素(比如 由于阻抗不匹配造成的信號(hào)反射)的補(bǔ)償還需要借助于DFE的均衡器,，而且隨著信號(hào)速率的提升,，接收端的眼圖裕量越來越小，采用的DFE技術(shù)也相應(yīng)要更加復(fù)雜,。在PCle3.0的 規(guī)范中,，針對(duì)8Gbps的信號(hào)，定義了1階的DFE配合CTLE完成信號(hào)的均衡,；而在PCle4.0 的規(guī)范中,，針對(duì)16Gbps的信號(hào)，定義了更復(fù)雜的2階DFE配合CTLE進(jìn)行信號(hào)的均衡。 圖 4 .5 分別是規(guī)范中針對(duì)8Gbps和16Gbps信號(hào)接收端定義的DFE均衡器(參考資料： PCI   Express@   Base   Specification   4.0),。走pcie通道的M.2接口必定是支持NVME協(xié)議的嗎,？測(cè)量PCI-E測(cè)試

PCIe4.0的測(cè)試夾具和測(cè)試碼型要進(jìn)行PCIe的主板或者插卡信號(hào)的一致性測(cè)試(即信號(hào)電氣質(zhì)量測(cè)試),首先需要使用PCIe協(xié)會(huì)提供的夾具把被測(cè)信號(hào)引出。PCIe的夾具由PCI-SIG定義和銷售,，主要分為CBB(ComplianceBaseBoard)和CLB(ComplianceLoadBoard),。對(duì)于發(fā)送端信號(hào)質(zhì)量測(cè)試來說，CBB用于插卡的測(cè)試,，CLB用于主板的測(cè)試,；但是在接收容限測(cè)試中，由于需要把誤碼儀輸出的信號(hào)通過夾具連接示波器做校準(zhǔn),，所以無論是主板還是插卡的測(cè)試,，CBB和CLB都需要用到。上海PCI-E測(cè)試檢查PCI-e體系的拓?fù)浣Y(jié)構(gòu);

在物理層方面,，PCIe總線采用多對(duì)高速串行的差分信號(hào)進(jìn)行雙向高速傳輸,，每對(duì)差分  線上的信號(hào)速率可以是第1代的2 . 5Gbps、第2代的5Gbps,、第3代的8Gbps,、第4代的  16Gbps、第5代的32Gbps,其典型連接方式有金手指連接,、背板連接、芯片直接互連以及電  纜連接等,。根據(jù)不同的總線帶寬需求,，其常用的連接位寬可以選擇x1、x4,、x8,、x16等。如  果采用×16連接以及第5代的32Gbps速率,，理論上可以支持約128GBps的雙向總線帶寬,。 另外，2019年P(guān)CI-SIG宣布采用PAM-4技術(shù),，單Lane數(shù)據(jù)速率達(dá)到64Gbps的第6代標(biāo)  準(zhǔn)規(guī)范也在討論過程中,。列出了PCIe每一代技術(shù)發(fā)展在物理層方面的主要變化。

如前所述,，在PCle4.0的主板和插卡測(cè)試中,，PCB、接插件等傳輸通道的影響是通過測(cè) 試夾具進(jìn)行模擬并且需要慎重選擇ISI板上的測(cè)試通道,，而對(duì)端接收芯片封裝對(duì)信號(hào)的影 響是通過軟件的S參數(shù)嵌入進(jìn)行模擬的,。測(cè)試過程中需要用示波器軟件或者PCI-SIG提 供的測(cè)試軟件把這個(gè)S參數(shù)文件的影響加到被測(cè)波形上。

PCIe4.0信號(hào)質(zhì)量分析可以采用兩種方法： 一種是使用PCI-SIG提供的Sigtest軟件 做手動(dòng)分析，另一種是使用示波器廠商提供的軟件進(jìn)行自動(dòng)測(cè)試,。 PCI-e 3.0簡(jiǎn)介及信號(hào)和協(xié)議測(cè)試方法,；

規(guī)范中規(guī)定了共11種不同的Preshoot和De-emphasis的組合，每種組合叫作一個(gè) Preset,實(shí)際應(yīng)用中Tx和Rx端可以在Link Training階段根據(jù)接收端收到的信號(hào)質(zhì)量協(xié)商 出一個(gè)比較好的Preset值,。比如P4沒有任何預(yù)加重,，P7強(qiáng)的預(yù)加重。圖4.3是 PCIe3.0和4.0標(biāo)準(zhǔn)中采用的預(yù)加重技術(shù)和11種Preset的組合(參考資料：PCI Express@ Base Specification4 .0) ,。對(duì)于8Gbps,、16Gbps 以及32Gbps信號(hào)來說，采用的預(yù)加重技術(shù)完 全一樣,，都是3階的預(yù)加重和11種Preset選擇,。高速串行技術(shù)(二)之(PCIe中的基本概念)；福建PCI-E測(cè)試商家

PCIE 5.0,，速率翻倍vs性能優(yōu)化,；測(cè)量PCI-E測(cè)試

SigTest軟件的算法由PCI-SIG提供，會(huì)對(duì)信號(hào)進(jìn)行時(shí)鐘恢復(fù),、均衡以及眼圖,、抖 動(dòng)的分析。由于PCIe4.0的接收機(jī)支持多個(gè)不同幅度的CTLE均衡,，而且DFE的電平也 可以在一定范圍內(nèi)調(diào)整,，所以SigTest軟件會(huì)遍歷所有的CTLE值并進(jìn)行DFE的優(yōu)化，并 根據(jù)眼高,、眼寬的結(jié)果選擇比較好的值,。14是SigTest生成的PCIe4.0的信號(hào)質(zhì)量測(cè)試 結(jié)果。SigTest需要用戶手動(dòng)設(shè)置示波器采樣,、通道嵌入,、捕獲數(shù)據(jù)及進(jìn)行后分析，測(cè)試效率 比較低,，而且對(duì)于不熟練的測(cè)試人員還可能由于設(shè)置疏忽造成測(cè)試結(jié)果的不一致,，測(cè)試項(xiàng)目 也主要限于信號(hào)質(zhì)量與Preset相關(guān)的項(xiàng)目。為了提高PCIe測(cè)試的效率和測(cè)試項(xiàng)目覆蓋 率,，有些示波器廠商提供了相應(yīng)的自動(dòng)化測(cè)試軟件,。測(cè)量PCI-E測(cè)試